[据美国科技探索网站4月1日报道] 芯片的布局布线工作是计算机设计的关键挑战之一，其需要在指甲大小的面积上完成，且过程涉及成千上万的组件。该过程类似于室内设计师在布置房间的装饰计划时所做的工作。然而，对于数字电路设计必须考虑多层的整体布局，因此芯片层规划就像是“三维俄罗斯方块”。
芯片的布局布线设计过程非常耗时，设计寿命一般在2至5年之间，但随着芯片元件的不断改进，设计技术也在不断地提升。近日，美国谷歌公司设计了一种实现最佳电路布局的算法，可以在短时间内分析潜在的数百万种布线可能性，以实现更快、更便宜、更小的芯片。
谷歌公司将深度强化学习技术应用到算法中，在不需要大量学习样本的条件下，可以实现边做边学，判断结果是否成功并反馈给系统进行调整，最终在24小时内完成了超过人类专家的布局布线工作。
自从1945年第一台“全电子计算机”问世以来，集成电路已经走过了漫长的道路。这台价值600万美元的巨型机器有3辆通勤巴士那么宽，重达30吨，占据了普林斯顿大学实验室(Princeton University lab)的整整一个房间。如今的苹果手机使用的芯片只有指甲般大，但功能却强大了1300倍，体积小了4000万倍，价格更只有“全电子计算机”的1.7万分之一。谷歌的新算法可能也有助于确保摩尔定律的延续，摩尔定律指出，封装在微芯片中的晶体管数量每一两年就会翻一番。1970年，英特尔的4004芯片容纳了2250个晶体管。今天，霄龙(EPYC)7002系列已经拥有395亿个芯片。（国家工业信息安全发展研究中心 李茜楠）
